8086总线周期怎么计算?

总线读操作
当8086 CPU进行存储器或I/O端口读操作时，总线进入读周期，8086的读周期时序，基本的读周期由4个T周期组成：T1,T2,T3和T4.当所选中的存储器和外设的存取速度较慢时，则在T3和T4之间将插入一个或几个等待周期Tw.
8086读周期时序：
在8086读周期内，有关总线信号的变化如下：
（1） M/IO在整个读周期保持有效，当进行存储器读操作时，M/IO为高电平；当进行I/O端口读操作时，M/IO为低电平。
（2） A19/S6～A16/S3是在T1期间，输出CPU要读取的存储单元的地址高4位。T2～T4期间输出状态信息S6～S3.
（3） BHE/S7在T1期间输出BHE有效信号（BHE为低电平），表示高8位数据总线上的信息可以使用，BHE信号通常作为奇地址存储体的选择信号（偶地址存储体的选择信号是最低地址位A0）。T2～T4期间输出高电平。
（4） ADl5～AD0在T1期间输出CPU要读取的存储单元或I/O端口的地址A15～A0.T2期间为高阻态，T3～T4期间，存储单元或I/O端口将数据送上数据总线。CPU从ADl5～AD0上接收数据。
（5） ALE:在T1期间地址锁存有效信号，为一正脉冲，系统中的地址锁存器正是利用该脉冲的下降沿来锁存A19/S6～A16/S3,ADl5～AD0中的20位地址信息以及BHE.
（6）RD在T2期间输出低电平，送到被选中的存储器或I/O接口。要注意的是，只有被地址信号选中的存储单元或I/O端口，才会被RD信号从中读出数据（数据送上数据总线ADl5～AD0）。
（7） DT/R在整个总线周期内保持低电平，表示本总线周期为读周期。在接有数据总线收发器的系统中，用来控制数据传输的方向。
（8） DEN在T2～T3期间输出有效低电平，表示数据有效。在接有数据总线收发器的系统中，用来实现数据的选通。
总线写操作
8086写周期时序
总线写操作的时序与读操作时序相似，其不同处在于：
（1） ADl5～AD0在T2～T4期间送上欲输出的数据，而无高阻态。
（2） WR在T2～T4期间输出有效低电平，该信号送到所有的存储器和I/O接口。要注意的是，只有被地址信号选中的存储单元或I/O端口才会被WR信号写入数据。
（3） DT/R在整个总线周期内保持高电平，表示本总线周期为写周期。在接有数据总线收发器的系统中，用来控制数据传输方向。
3） 中断响应操作
当8086 CPU的INTR引脚上有一有效电平（高电平），且标志寄存器中IF=1,则8086 CPU在执行完当前的指令后，响应中断。在响应中断时CPU执行两个中断响应周期，

本文如未解决您的问题请添加抖音号：51dongshi（抖音搜索懂视），直接咨询即可。